ACTIVE MATRIX TYPE DISPLAY DEVICE

Patent number:

JP2002207442

Publication date:

2002-07-26

Inventor:

MIYAJIMA KOJI

Applicant:

SANYO ELECTRIC CO

Classification:

- international:

G02F1/1345; G02F1/133; G02F1/1368; G09F9/30; G09G3/20; G09G3/36; H01L29/786; G02F1/13;

G09F9/30; G09G3/20; G09G3/36; H01L29/66; (IPC1-7): G09F9/30; G02F1/133; G02F1/1345; G02F1/1368;

H01L29/786

- european:

Application number: JP20010310626 20011005

Priority number(s): JP20010310626 20011005; JP20000337078 20001106

Report a data error here


Also published as:

KR20020035444 (A)

CN1369872 (A)

Abstract of **JP2002207442**

PROBLEM TO BE SOLVED: To reduce the power consumption and to increase the preciseness of the circuits of an active matrix type display device. SOLUTION: A holding circuit 110 which holds video signals is arranged for every pixel of the device and displaying is conducted by switching a normal operation mode and a memory operation mode. The number of the power supply wires is reduced to half the number compared with the case, in which power supply wires arranged for every row, by commonly using the power supply wires, which are located adjacent to each other and supply a driving voltage and a reference voltage to the circuit 110, with two rows. Thus, the space utilization efficiency of the circuit arrangement is improved and the circuit area of the circuit 110 is reduced. By reducing the circuit 110, the pixel size is reduced and at the same time, the preciseness of the pixel is made finer.



Data supplied from the esp@cenet database - Worldwide

Family list

10 family members for: **JP2002207442**

Derived from 7 applications

1 Active matrix type displaying unit

Inventor: YASUSHI MIYAS (JP) Applicant: SANYO ELECTRIC CO (JP)

EC: IPC: G02F1/1345; G02F1/133; G02F1/1368

(+11)

Publication info: CN1369872 A - 2002-09-18

2 Active matrix display device with pixels comprising both analog and

digital storage

Inventor: MIYAJIMA YASUSHI (JP)

Applicant: SANYO ELECTRIC CO (JP)

EC: G02F1/1362M; G09G3/36C8

IPC: *G02F1/1362; G09G3/36*; *G02F1/1368* (+4)

Publication info: EP1204089 A1 - 2002-05-08 **EP1204089 B1** - 2006-04-26

3 Active matrix display device with pixels having analog and digital

memories

Inventor: MIYAJIMA YASUSHI (JP)

Applicant: SANYO ELECTRIC CO (JP)

EC: G02F1/1362M

IPC: G02F1/1362; G09G3/36; G02F1/1368 (+4)

Publication info: EP1575024 A1 - 2005-09-14

4 ACTIVE MATRIX TYPE DISPLAY DEVICE

Inventor: MIYAJIMA KOJI

Applicant: SANYO ELECTRIC CO

EC:

IPC: G02F1/1345; G02F1/133; G02F1/1368

(+14)

Publication info: JP4017371B2 B2 - 2007-12-05

JP2002207442 A - 2002-07-26

5 ACTIVE MATRIX DISPLAY DEVICE

Inventor: MIYAJIMA YASUSHI

Applicant: SANYO ELECTRIC CO

EC:

IPC: G02F1/1345; G02F1/133; G02F1/1368

(+10)

Publication info: KR20020035444 A - 2002-05-11

6 Active matrix display device

Inventor: MIYAJIMA YASUSHI (JP)

Applicant: SANYO ELECTRIC CO (JP)

EC:

IPC: G02F1/1345; G02F1/133; G02F1/1368

(+11)

Publication info: TW529001B B - 2003-04-21

7 Active matrix display device

Inventor: MIYAJIMA YASUSHI (JP)

Applicant:

EC: G02F1/1362M; G09G3/36C8

IPC: *G02F1/1362; G09G3/36*; *G02F1/1368* (+3)

Publication info: US6825834 B2 - 2004-11-30

US2002057266 A1 - 2002-05-16

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2002-207442

(P2002-207442A) (43)公開日 平成14年7月26日(2002.7.26)

l. ⁷	識別記号		FΙ				テーマコート・	(参考)
9/30	330		G09F	9/30	330	Z	H092	
	338				338	2	H093	
1/133	550		G02F	1/133	550	Ę	C094	
1/1345				1/1345	5F110			
1/1368				1/1368				
		審査請求	未請求	請求項の数10	OL	(全15頁) 最終頁	に続く
	1/133 1/1345	9/30 330 338 1/133 550 1/1345	9/30 330 338 1/133 550 1/1345 1/1368	9/30 330 G09F 338 1/133 550 G02F 1/1345 1/1368	9/30 330 G09F 9/30 338 1/133 1/1345 1/1345 1/1368 1/1368	9/30 330 G09F 9/30 330 338 338 1/133 550 G02F 1/133 550 1/1345 1/1345 1/1368 1/1368	9/30 330 G09F 9/30 330 Z Z 338 2 1/133 550 G02F 1/133 550 5 1/1345 1/1345 5 1/1368 1/1368	9/30 330 G09F 9/30 330 Z 2H092 338 2H093 1/133 550 G02F 1/133 550 5C094 1/1345 1/1345 5F110 1/1368 1/1368

(21)出願番号 特願2001-310626(P2001-310626)

(22) 出願日 平成13年10月5日(2001.10.5)

(31) 優先権主張番号 特願2000-337078 (P2000-337078) (32) 優先日 平成12年11月6日(2000.11.6)

(33)優先権主張国 日本(JP)

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 宮島 康志

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100107906

弁理士 須藤 克彦 (外1名)


最終頁に続く

(54) 【発明の名称】アクティブマトリクス型表示装置

(57) 【要約】

【課題】 アクティブマトリクス型表示装置の低消費電力化と同時に回路の高精細化を図る。

【解決手段】 各画素毎に映像信号を保持する保持回路 110を配置し、通常動作モードとメモリ動作モードを 切り換えて表示する。保持回路110に駆動電圧、参照 電圧を供給する電源線を隣接する2行で共有することに よって、各行毎に電源線を配置するのに比較して電源線 を半数に削減し、回路配置のスペース効率を向上し、保持回路110の回路面積を縮小する。保持回路110を 縮小することで画素サイズを縮小し、高精細化できる。



【特許請求の範囲】

【請求項1】 行列状に配置された複数の画素電極、前 記画素電極に対応して配置された複数の保持回路、前記 保持回路に所定の電圧を供給する電源線を備え、前記保 持回路が保持するデータに応じた電圧が前記画素電極に 供給されて表示を行うアクティブマトリクス型表示装置 において、前記電源線は、行列いずれか一方向に延在 し、前記一方向に並ぶ画素電極に対応する保持回路で共 用されるとともに、行列いずれかの他方向に隣接する画 素電極に対応する保持回路で共用されていることを特徴 10 とするアクティブマトリクス型表示装置。

1

【請求項2】 行列状に配置された画素電極と、行方向 に配置された複数のゲート信号線と、列方向に配置され た複数のドレイン信号線とを有し、前記画素電極は、前 記ゲート信号線からの走査信号により選択されると共に 前記ドレイン信号線から映像信号が供給されるアクティ ブマトリクス型表示装置において、

前記ゲート信号線から入力される走査信号よって選択さ れた画素電極に前記ドレイン信号線からの映像信号に応 じた信号を供給する第1の表示回路と、

所定の電圧が供給され、前記ゲート信号線から入力され る走査信号に応じて前記ドレイン信号線からの映像信号 を保持する保持回路を備え、該保持回路からの信号に応 じた信号を前記表示電極に供給する第2の表示回路と、 回路選択信号に応じて、前記第1及び第2の表示回路を 選択的に前記ドレイン信号線に接続するための回路選択 回路と、を備え、

前記保持回路に所定の電圧を供給する電源線は、行列い ずれかの一方向に延在し、該一方向に並ぶ画素電極に対 応する保持回路で共用されるとともに、行列いずれかの 30 他方向に隣接する複数の画素で共有されていることを特 徴とするアクティブマトリクス型表示装置。

【請求項3】 前記保持回路それぞれには、行列いずれ かの一方向に延在し、異なる駆動電圧を供給する少なく とも2本の駆動電源線が接続され、前記駆動電源線の少 なくとも1本は、行列他方向に隣接する複数の画素で共 有されていることを特徴とする請求項1または請求項2 に記載のアクティブマトリクス型表示装置。

【請求項4】 互いに隣接する画素で共有された前記駆 動電源線を、一方の画素の画素電極に容量結合させると ともに、前記駆動電源線が他方の画素の画素電極に容量 結合するように拡張された領域を設けたことを特徴とす る請求項3に記載のアクティブマトリクス表示装置。

互いに隣接する画素で共有された前記駆 【請求項5】 動電源線を、一方の画素の画素電極上に重畳させるとと もに、前記駆動電源線を他方の画素の画素電極上に拡張 して成る重畳領域を設けたことを特徴とする請求項3に 記載のアクティブマトリクス表示装置。

【請求項6】 前記保持回路それぞれには、行列いずれ かの一方向に延在し、異なる参照電圧を供給する少なく 50 期間、保持するための補助容量85が設けられており、

とも2本の参照電源線が接続され、前記保持回路は、保 持したデータに応じて前記参照電圧を選択して前記画素 電極に供給し、前記参照電源線の少なくとの1本は、行 列いずれかの他方向に隣接する複数の画素で共有されて いることを特徴とする請求項1または請求項2に記載の アクティブマトリクス型表示装置。

【請求項7】互いに隣接する画素で共有された前記参照 電源線を、一方の画素の画素電極に容量結合させるとと もに、前記参照電源線が他方の画素の画素電極に容量結 合するように拡張された領域を設けたことを特徴とする 請求項6に記載のアクティブマトリクス表示装置。

【請求項8】互いに隣接する画素で共有された前記参照 電源線を、一方の画素の画素電極上に重畳させるととも に、前記参照電源線を他方の画素の画素電極上に拡張し て成る重畳領域を設けたことを特徴とする請求項6に記 載のアクティブマトリクス表示装置。

【請求項9】 前記共有される電源線は、全ての保持回 路に対して同じ電圧を供給することを特徴とする請求項 1または請求項2に記載のアクティブマトリクス型表示 20 装置。

前記共有される電源線は、前記行列い 【請求項10】 ずれかの他方向に隣接する画素の間付近に配置され、前 記行列いずれかの他方向に隣接する画素における前記保 持回路の配置は、前記行列いずれかの他方向に隣接する 画素の間を軸としてもしくは中心として前記共有される 電源線を挟んで対称に配置されることを特徴とする請求 項1または請求項2に記載のアクティブマトリクス型表 示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アクティブマトリ クス型表示装置に関するものであり、特に画素に対応し て複数の保持回路が設けられたアクティブマトリクス型 表示装置に関するものである。

[0002]

【従来の技術】近年、表示装置は携帯可能な表示装置、 例えば携帯テレビ、携帯電話等が市場ニーズとして要求 されている。かかる要求に応じて表示装置の小型化、軽 量化、省消費電力化に対応すべく研究開発が盛んに行わ 40 れている。

【0003】図6に従来例に係る液晶表示装置(Liquid Crystal Display; LCD) の一画素電極の回路構成図 を示す。絶縁性基板(不図示)上に、ゲート信号線5 1、ドレイン信号線61とが交差して形成されており、 その交差部近傍に両信号線51、61に接続された選択 画素選択TFT70が設けられている。選択画素選択T FT70のソース70sは液晶21の画素電極17に接 続されている。

【0004】また、画素電極17の電圧を1フィールド

この補助容量85の一方の端子86は選択画素選択TFT70のソース70sに接続され、他方の電極87には各画素電極に共通の電位が印加されている。

【0005】ここで、ゲート信号線51にゲート信号が印加されると、選択画素選択TFT70はオン状態となり、ドレイン信号線61からアナログ映像信号が画素電極17に伝達されると共に、補助容量85に保持される。画素電極17に印加された映像信号電圧が液晶21に印加され、その電圧に応じて液晶21が配向する。このような画素電極をマトリクス状に配置することによりLCDを得ることができる。

【0006】従来のLCDは、動画像、静止画像に関係なく表示を得ることができる。かかるLCDに静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。

【0007】しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、ゲート信号で選択画素選択TFT70をオン状態にして、映像信号を各画素電極 20 に再書き込みする必要が生じていた。

【0008】そのため、ゲート信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部LSIは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。

【0009】これに対して、各画素電極にスタティック型メモリを備えた液晶表示装置が特開平8-194205号に開示されている。同公報の一部を引用して説明する。図7は特開平8-194205号に開示されている保持回路付きアクティブマトリクス型表示装置の平面回路構成図である。ゲート信号線51と参照線52が行方向に、ドレイン信号線61が列方向に、それぞれ複数配置されている。そして、保持回路54と画素電極17間にはTFT53が設けられている。保持回路54に保持されたデータに基づいて表示を行うことにより、ゲートドライバ50、ドレインドライバ60を停止して消費電力を低減するものである。

【0010】図8はこの液晶表示装置の一画素を示す回路構成図である。基板上に画素電極がマトリクス状に配置されており、画素電極17間には紙面左右方向にゲート信号線51が、上下方向にドレイン信号線61が配置されている。そしてゲート信号線51と平行に参照線52が配置され、ゲート信号線51とドレイン信号線61の交差部に保持回路54が設けられ、保持回路54と画素電極17間にはスイッチ素子53が設けられている。保持回路54は2段インバータ55,56を正帰還させた形のメモリ、即ちスタティック型メモリ(Static Ran 50

dom Access Memory; SRAM)をデジタル映像信号の保持回路として用いる。特にSRAMは、DRAMと異なり、データの保持にリフレッシュを必要としないので好適である。

【0011】ここで、スタティック型メモリに保持された 2 値デジタル信号に応じて、スイッチ素子 5 3 は参照線 V r e f と画素電極 1 7 との間の抵抗値を、保持回路 5 4 の出力に応じて制御し、液晶 2 1 のバイアス状態を調整している。一方、共通電極には交流信号 V c o m を入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である

[0012]

【発明が解決しようとする課題】しかしながら、保持回路54にスタティックRAMを用いると、保持回路を構成するトランジスタの数は4つもしくは6つと多く、回路面積が大きい。そのようなスタティックRAMを画素電極17の間に配置すると、画素電極17の面積が小さくなって液晶表示装置の開口率が低下するか、一つの画素サイズを大きくせざるをえずに高精細化が困難であるという問題があった。

【0013】そこで、本発明は、保持回路を有する表示 装置において、より高精細、もしくはより開口率を向上 させることを目的とする。

[0014]

30

【課題を解決するための手段】本発明は上記課題を解決するために成されたものであり、行列状に配置された複数の画素電極、画素電極に対応して配置された複数の保持回路、保持回路に所定の電圧を供給する電源線を備え、保持回路が保持するデータに応じた電圧が画素電極に供給されて表示を行うアクティブマトリクス型表示装置において、電源線は、行列いずれか一方向に延在し、一方向に並ぶ画素電極に対応する保持回路で共用されるとともに、行列いずれかの他方向に隣接する画素電極に対応する保持回路で共用されているアクティブマトリクス型表示装置である。

【0015】かかる構成によれば、保持回路を有するアクティブマトリクス型表示装置において、各行毎に電源線を配置するのに比較して電源線の本数を半数に削減でき、画素サイズを縮小することができるので、より高精細なアクティブマトリクス表示装置とすることができる

【0016】また、行列状に配置された画素電極と、行方向に配置された複数のゲート信号線と、列方向に配置された複数のドレイン信号線とを有し、画素電極は、ゲート信号線からの走査信号により選択されると共にドレイン信号線から映像信号が供給されるアクティブマトリクス型表示装置において、ゲート信号線から入力される走査信号よって選択された画素電極にドレイン信号線からの映像信号に応じた信号を供給する第1の表示回路

と、所定の電圧が供給され、ゲート信号線から入力される信号に応じてドレイン信号線からの映像信号を保持する保持回路を備え、この保持回路からの信号に応じた信号を表示電極に供給する第2の表示回路と、回路選択信号に応じて、第1及び第2の表示回路を選択的にドレイン信号線に接続するための回路選択回路と、を備え、保持回路に所定の電圧を供給する電源線は、行列一方向に延在し、この一方向に並ぶ画素電極に対応する保持回路で共用されるとともに、行列他方向に隣接する複数の画素で共有されているアクティブマトリクス型表示装置で10ある。

【0017】かかる構成によれば、第1及び第2の表示 回路のいずれかを選択可能なアクティブマトリクス型表示装置において、各行毎に電源線を配置するのに比較して電源線の本数を半数に削減でき、画素サイズを縮小することができるので、より高精細なアクティブマトリクス表示装置とすることができる。

【0018】その好ましい実施態様は以下の通りである。すなわち、保持回路それぞれには、行列一方向に延在し、異なる駆動電圧を供給する少なくとも2本の駆動 20電源線が接続され、駆動電源線の少なくとも1本は、行列他方向に隣接する複数の画素で共有されている。

【0019】さらに、保持回路それぞれには、行列一方向に延在し、異なる参照電圧を供給する少なくとも2本の参照電源線が接続され、保持回路は、保持したデータに応じて参照電圧を選択して画素電極に供給し、参照電源線の少なくとの1本は、行列他方向に隣接する複数の画素で共有されている。

【0020】さらに、共有される電源線は、全ての保持 回路に対して同じ電圧を供給する。さらに、共有される 電源線は、行列他方向に隣接する画素の間付近に配置さ れ、行列他方向に隣接する画素における保持回路の配置 は、行列他方向に隣接する画素の間を軸もしくは中心に として共有される電源線を挟んで対称に配置される。

[0021]

【発明の実施の形態】次に、本発明の実施形態に係る表示装置について説明する。図1に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。

【0022】液晶表示パネル100には、絶縁基板10 上に複数の画素電極17がマトリックス状に配置されて 40 いる。そして、ゲート信号を供給するゲートドライバ5 0に接続された複数のゲート信号線51が一方向に配置 されており、これらのゲート信号線51と交差する方向 に複数のドレイン信号線61が配置されている。

【0023】ドレイン信号線61には、ドレインドライバ60から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタSP1、SP2、…、SPnがオンし、データ信号線62のデータ信号(アナログ映像信号又はデジタル映像信号)が供給される。

【0024】ゲートドライバ50は、あるゲート信号線51を選択し、これにゲート信号を供給する。選択された行の画素電極17にはドレイン信号線61からデータ信号が供給される。

【0025】以下、各画素の詳細な構成について説明する。ゲート信号線51とドレイン信号線61の交差部近傍には、Pチャネル型回路選択TFT41及びNチャネル型回路選択TFT42から成る回路選択回路40が設けられている。回路選択TFT41,42の両ドレインはドレイン信号線61に接続されると共に、それらの両ゲートは回路選択信号線88に接続されている。回路選択TFT41,42は、選択信号線88からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路40と対を成して、回路選択回路43が設けられている。回路選択回路40、43は、それぞれのトランジスタが相補的に動作すればよく、Pチャネル、Nチャネルは逆でももちろんよい。また、回路選択回路40、43はいずれか一方のみを省略することもできる。

【0026】これにより、後述する通常動作モードであるアナログ映像信号表示(フルカラー動画像対応)とメモリ動作モードであるデジタル映像表示(低消費電力、静止画像対応)とを選択して切換えることが可能となる。また、回路選択回路40に隣接して、Nチャネル型画素選択下FT71及びNチャネル型TFT72から成る画素選択回路70が配置されている。画素選択TFT71、72はそれぞれ回路選択回路40の回路選択TFT41、42と縦列に接続されると共に、それらのゲートにはゲート信号線51が接続されている。画素選択TFT71、72はゲート信号線51からのゲート信号に応じて両方が同時にオンするように構成されている。

【0027】また、アナログ映像信号を保持するための 補助容量85が設けられている。補助容量85の一方の 電極は画素選択TFT71のソースに接続されている。 他方の電極は共通の補助容量線87に接続され、バイア ス電圧Vscが供給されている。また、画素選択TFT 71のソースは回路選択TFT44及びコンタクト16 を介して画素電極17に接続されている。ゲート信号に よって画素選択TFT70のゲートが開くと、ドレイン 信号線61から供給されるアナログ映像信号はコンタク ト16を介して画素電極17に入力され、画素電圧とし て液晶を駆動する。画素電圧は画素選択TFT71の選 択が解除され、次に再び選択されるまでの1フィールド 期間保持されなければならないが、液晶の容量のみで は、画素電圧は時間経過とともに次第に低下してしま い、1フィールド期間十分に保持されない。そうする と、その画素電圧の低下が表示むらとして現れてしまい 良好な表示が得られなくなる。そこで画素電圧を1フィ ールド期間保持するために補助容量85を設けている。

【0028】この補助容量85と画素電極17との間に

50

は、回路選択回路43のPチャネル型TFT44が設け られ、回路選択回路40の回路選択TFT41と同時に オンオフするように構成されている。回路選択TFT4 1がオンし、アナログ信号を随時供給して液晶を駆動す る動作モードを通常動作モード、もしくはアナログ動作 モードと呼ぶ。

【0029】また、画素選択回路70のTFT72と画 素電極17との間には、保持回路110が設けられてい る。保持回路110は、正帰還された2つのインバータ 回路と信号選択回路120から成り、デジタル2値を保 10 画素電極17に伝達されると共に、補助容量85に保持 持するスタティック型メモリを構成している。

[0030] また、信号選択回路120は、2つのイン バータからの信号に応じて信号を選択する回路であっ て、2つのNチャネル型TFT121、122で構成さ れている。TFT121、122のゲートには2つのイ ンバータからの相補的な出力信号がそれぞれ印加されて いるので、TFT121、122は相補的にオンオフす

【0031】ここで、TFT122がオンすると交流駆 動信号(信号B)が選択され、TFT121がオンする 20 とその対向電極信号VCOMを等しい交流駆動信号(信号 A) が選択され、選択回路43のTFT45を介して、 液晶21の画素電極17に供給される。回路選択TFT 42がオンし、保持回路110に保持されたデータに基 づいて表示をする動作モードをメモリモードもしくはデ ジタル動作モードと呼ぶ。

【0032】上述した構成を要約すれば、画素選択素子 である画素選択TFT71及びアナログ映像信号を保持 する補助容量85から成る回路(アナログ表示回路) 像信号を保持する保持回路110から成る回路(デジタ ル表示回路)とが1つの画素電極内に設けられ、更に、 これら2つの回路を選択するための回路選択回路40, 43が設けられている。

【0033】次に、液晶パネル100の周辺回路につい て説明する。液晶パネル100の絶縁性基板10とは別 基板の外付け回路基板90には、パネル駆動用LSI9 1が設けられている。この外付け回路基板90のパネル 駆動用LSI91から垂直スタート信号STVがゲート ドライバ50に入力され、水平スタート信号STHがド 40 レインドライバ60に入力される。また映像信号がデー 夕線62に入力される。

【0034】次に、上述した構成の表示装置の駆動方法 について説明する。

(1) 通常動作モード (アナログ動作モード) の場合 モード信号に応じて、アナログ表示モードが選択される と、LSI91はデータ信号線62にアナログ信号を供 給する状態に設定されると共に、回路選択信号線88の 電位が「L」となり、回路選択回路40、43の回路選 択TFT41, 43がオンし、回路選択TFT42、4 50 素電極17に印加され、その電圧が液晶21に印加され

5がオフする。

【0035】また、水平スタート信号STHに基づくサ ンプリング信号に応じてサンプリングトランジスタSP が順次オンレデータ信号線62のアナログ映像信号がド レイン信号線61に供給される。

【0036】また、垂直スタート信号STVに基づい て、ゲート信号がゲート信号線51に供給される。ゲー ト信号に応じて、画素選択TFT71がオンすると、ド レイン信号線61からアナログ映像信号An. Sigが される。画素電極17に印加された映像信号電圧が液晶 21に印加され、その電圧に応じて液晶21が配向する ことにより液晶表示を得ることができる。

【0037】このアナログ表示モードでは、随時入力さ れるアナログ信号に応じて随時液晶を駆動するので、フ ルカラーの動画像を表示するのに好適である。ただし、 外付け回路基板90のLSI91、各ドライバ50,6 0にはそれらを駆動するために、絶えず電力が消費され ている。

(2) メモリ動作モード(デジタル表示モード)の場合 モード信号に応じて、デジタル表示モードが選択される と、LSI91は映像信号をデジタル変換して上位1ビ ットを抽出したデジタルデータをデータ信号線62に出 力する状態に設定されると共に、回路選択信号線88の 電位が「H」となる。すると、回路選択回路40,43 の回路選択TFT41, 44がオフすると共に、回路選 択TFT42, 45がオンするので、保持回路110が 有効な状態になる。

【0038】また、外付け回路基板90のパネル駆動用 と、画素選択素子であるTFT72、2値のデジタル映 30 LSI91から、ゲートドライバ50及びドレインドラ イバ60にスタート信号STHが入力される。それに応 じてサンプリング信号が順次発生し、それぞれのサンプ リング信号に応じてサンプリングトランジスタSP1, SP2, …, SPnが順にオンしてデジタル映像信号 D. Sigをサンプリングして各ドレイン信号線61に 供給する。

> 【0039】ここで第1行、即ちゲート信号G1が印加 されるゲート信号線51について説明する。まず、ゲー ト信号G1によってゲート信号線51に接続された各画 素電極の各画素選択TFT72が1水平走査期間オンす る。第1行第1列の画素電極に注目すると、サンプリン グ信号SP1によってサンプリングしたデジタル映像信 号S11がドレイン信号線61に入力される。そして選 択画素選択TFT72がゲート信号によってオン状態に なるとそのデジタル信号D.Sigが保持回路110に 入力され、2つのインバータによって保持される。

【0040】このインバータで保持された信号は、信号 選択回路120に入力されて、この信号選択回路120 で信号A又は信号Bを選択して、その選択した信号が画

る。

【0041】こうして1行目のゲート信号線から最終行のゲート信号線まで走査することにより、1画面分(1フィールド期間)のスキャン、即ち全ドットスキャンが終了し1画面が表示される。

9

【0042】 ここで、1画面が表示されると、ゲートドライバ50並びにドレインドライバ60及び外付けのパネル駆動用LSI91への電圧供給を停止しそれらの駆動を止める。保持回路110には常に駆動電圧VDD, VSSを供給して駆動し、また対向電極電圧を対向電極32 10に、各信号A及びBを選択回路120に供給する。

【0043】即ち、保持回路110にこの保持回路を駆動するための駆動電圧VDD、VSSを供給し、対向電極には対向電極電圧VCOMを印加し、液晶表示パネル100がノーマリーホワイト(NW)の場合には、信号Aには対向電極電圧と同じ電位の交流駆動電圧を印加し、信号Bには液晶を駆動するための交流電圧(例えば60H2)を印加するのみである。そうすることにより、1画面分を保持して静止画像として表示することができる。また他のゲートドライバ50、ドレインドライバ60及20び外付けLSI91には電圧が印加されていない状態である。

【0044】このとき、ドレイン信号線61にデジタル映像信号で「H(ハイ)」が保持回路110に入力された場合には、信号選択回路120において第1のTFT121には「L」が入力されることになるので第1のTFT121はオフとなり、他方の第2のTFT122には「H」が入力されることになるので第2のTFT122はオンとなる。そうすると、信号Bが選択されて液晶には信号Bの電圧が印加される。即ち、信号Bの交流電圧が印加され、液晶が電界によって立ち上がるため、NWの表示パネルでは表示としては黒表示として観察できる。

【0045】ドレイン信号線61にデジタル映像信号で「L」が保持回路110に入力された場合には、信号選択回路120において第1のTFT121には「H」が入力されることになるので第1のTFT121はオンとなり、他方の第2のTFT122には「L」が入力されることになるので第2のTFT122はオフとなる。そうすると、信号Aが選択されて液晶には信号Aの電圧が印加される。即ち、対向電極32と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、NWの表示パネルでは表示としては白表示として観察できる。

【0046】 このように、1 画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ50, 60 及びLSI91 の駆動を停止するので、その分低消費電力化することができる。

【0047】上記実施形態では、保持回路110は1ビ 置するのに比較して半分に削減することができる。保 ットのみを保持するが、もちろん保持回路110を多ビ 50 回路110を有するアクティブマトリクス型表示装置

ット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路 1 1 0 をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。

【0048】上述したように、本発明の実施形態によれば、1つの液晶表示パネル100でフルカラーの動画像表示(アナログ表示モードの場合)と、低消費電力のデジタル階調表示(デジタル表示モードの場合)という2種類の表示に対応することができる。

【0049】次に、本実施形態のレイアウトについて、図2を用いて説明する。図2は本実施形態のレイアウトを示す概念図である。回路選択回路のPチャネル回路選択TFT41、画素選択回路のNチャネル画素選択TFT71、回路選択回路のPチャネルTFT44が直列に接続され、画素電極17にコンタクト16を介して接続されているとともに補助容量85に接続されている。また、Nチャネル回路選択TFT42、Nチャネル画素選択TFT72、保持回路110、回路選択回路のNチャネルTFT45がコンタクト16を介して画素電極17に接続されている。以上の構成はいずれも画素電極17に重畳して配置されている。

【0050】各画素に配置される回路構成は、各画素ではぼ同様であるが、列方向に隣接する画素同士の回路配置は、ほぼ互いの画素間を軸とした線対称になっている。即ち、図面1列目の画素では、画素上端にゲート信号線51が配置され、画素下半分に保持回路110が配置されている。そして、図面2列目の画素では、画素の下端にゲート信号線51が配置され、画素上半分に保持回路110が配置されている。同様に、図示しない3列目の画素では、ゲート信号線51を上端に、保持回路110を下半分に配置した1列目の画素と同様の配置となる。

【0051】保持回路110は、上述したようにSRA Mである。そして保持回路110には、高低2種類の駆 動電源線(LVDD、LVSS)、高低2種類の参照電源線(信 号A、信号B)、合計4本の電源線が接続されている。 これらの電源線は行方向に延びており、ゲート信号線5 1や、補助容量線87等と同様、その行の各画素で共用 されている。以上は、各画素の回路配置で共通している 点である。本実施形態においては、各画素の回路レイア ウトが異なる。各画素の回路レイアウトは、列方向に隣 接する画素同士で線対称にレイアウトされている。そし て、列方向に隣接する画素の保持回路110同士がこの 4本の電源線を挟んで互いに近接して配置され、4本の 電源線は両方の保持回路110で共通となっている。即 ち、それぞれの電源線は、2行の画素に1本の割合で配 置され、2行の画素に対応する全ての保持回路に接続さ れている。従って、行方向に延びる電源線を各行毎に配 置するのに比較して半分に削減することができる。保持 は、画素毎に設置される回路が多いため、回路の構成要素を削減することは、画素面積の縮小に直結する。従って、保持回路つきの表示装置を高精細化することができる。

【0052】例えば、ゲート信号線51は、各行で異なるタイミングでオンさせる必要があるので、異なる行に跨って共有することはできない。これに対し、本実施形態で共有される4本の電源線は、保持回路110の駆動電圧や、参照電圧を供給する線であり、その画素の選択、非選択やその画素の表示内容(白、黒)にかかわらず、全画素の保持回路110に共通して印加される電圧を供給し続ける。従って複数の行に跨って共用することができるのである。また、同様の理由から、アクティブマトリクス型表示装置がカラー表示を行うタイプであっても、電源線を隣接画素同士で共用することができる。即ち、本発明は、列方向に同一色が並ぶストライプ配列のみならず、RGBそれぞれが互い違いに配置されるデルタ配列でも全く同様に実施することができる。

【0053】次に、上記の4本の電源線と画素電極17のレイアウト上の関係について説明する。図3は、図2において列方向に隣接する画素GS1、GS2の境界部分を示すレイアウト概念図である。図に示すように、2つの画素GS1、GS2によって共有された電源線19(図中では保持回路110のSRAMに供給される電源線LVDD)は、一方の画素、例えば画素GS2に重畳にして延在するとともに、その途中から画素GS1、GS2の方向へそれぞれ分岐して、コンタクト18、18を介してそれぞれのSRAMを構成する薄膜トランジスタ(TFT)のソース110S、110Sにコンタクトされる。

【0054】このようなレイアウトにおいては、画素GS2の画素電極17と電源線19の間には絶縁膜を介して寄生容量が形成される。その寄生容量が、画素GS1の画素電極17と電源線19の間に形成される寄生容量に比して非常に大きくなるため、寄生容量の画素電極17、17に対する影響がアンバランスとなる。このため、寄生容量の影響が一画素おきに発生し、画面上では横筋や縦筋として現れ、表示品位が低下してしまう。

【0055】そこで、電源線19が画素電極17と重ならない側の画素GS1において、分岐した電源線19が40画素電極17上に拡張して成る重畳領域20を設けることにより、画素電極17と電源線19との間の寄生容量を増大させ、隣接する画素GS2の有する寄生容量とのバランスをとり、寄生容量の影響を無くしている。ここで、電源線19の拡張された重畳領域20を設けることにより、隣接する画素GS1、GS2に対して、画素電極17と電源線19との間に形成される寄生容量値を等しくすることが好ましい。

【0056】なお、電源線19は、保持回路110の高電圧側の駆動電源線(LVDD)に限られず、参照電源線

(信号A、信号B)、保持回路110の低電圧側の駆動電源線(LVSS)、信号Bを伝達する参照電源線のいずれでもよい。

【0057】また、上述したレイアウトでは、電源線19は画素電極17上に重畳されることにより直接的に容量結合しているが、必ずしも画素電極17上に重畳されていることは必要ではない。例えば、TFTのソースと画素電極17との間を中間電極層を介して接続している場合のように、電源線19は中間電極層を介在して間接的に画素電極17と容量結合していてもよい。したがって、上述した電源線19が画素電極17上に拡張して成る重畳領域20についても、必ずしも画素電極17上に重畳していることは必要ではなく、上記のような中間電極層上に重畳していれば同様の効果を奏するものである。

[0058] ところで、本実施形態のLCDは反射型L CDである。本実施形態の反射型LCDの図2A-A' 線断面図を図4に示す。一方の絶縁性基板10上に、多 結晶シリコンから成り島化された半導体層11が配置さ れ、その上をゲート絶縁膜12が覆って配置されてい る。半導体層11の上方であってゲート絶縁膜12上に はゲート電極13が配置され、このゲート電極13の両 側に位置する下層の半導体層11には、ソース及びドレ インが形成されている。ゲート電極13及びゲート絶縁 膜12上にはこれらを覆って層間絶縁膜14が形成され ている。そしてそのドレイン及びソースに対応した位置 にはコンタクトが形成されており、そのコンタクトを介 してドレインは画素選択TFT71に、ソースはコンタ クト16を介して画素電極17に、それぞれ接続されて 30 いる。平坦化絶縁膜15上に形成された各画素電極17 はアルミニウム (A1) 等の反射材料から成っている。 各画素電極17及び平坦化絶縁膜15上には液晶21を 配向するポリイミド等から成る配向膜20が形成されて

【0059】他方の絶縁性基板30上には、赤(R)、緑(G)、青(B)の各色を呈するカラーフィルタ31、ITO(Indium Tin Oxide)等の透明導電性膜から成る対向電極32、及び液晶21を配向する配向膜33が順に形成されている。もちろんカラー表示としない場合には、カラーフィルタ31は不要である。

【0060】こうして形成された一対の絶縁性基板10,30の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶21が充填されている。【0061】反射型LCDでは、図中点線矢印で示すように、絶縁性基板30側から入射した外光が画素電極17によって反射されて、観察者1側に出射し、表示を観察することができる。

【0062】反射型LCDは画素電極17を光が透過しないので画素電極17の下にどのような素子が配置されていても開口率に影響を及ぼさない。そして、大きい面

14

積を必要とする保持回路110を画素電極17の下に配置することによって、画素の間隔を通常のLCDと同等にすることもできる。また、本実施形態のように全ての構成を画素電極の下に配置する必要はなく、一部の構成を画素電極間に配置してもよい。

【0063】次に本発明の第2の実施形態について図面を参照しながら説明する。図5は、本実施形態の平面レイアウトを示す概念図である。本実施形態はRGB各色の画素が整列して配置されたストライプ配列であって、それぞれの画素電極17にはRGBのいずれかのカラー 10フィルタが対応して配置されており、それを17R、17G、17Bとして示す。RGBそれぞれの画素は、図2と同様の回路を有し、それぞれの画素でその画素のデータを保持回路110に保持することができるようになっている。

【0064】本実施形態で特徴的な点は、画素電極17 のレイアウトと、保持回路や選択回路、補助容量などの 回路レイアウトが一致していない点である。この点につ いて、以下により詳細に述べる。まず画素電極17Rに 着目する。画素電極17Rは図面左端に配置され、上下 20 方向に長い矩形状である。画素電極17Rとその回路と を接続するコンタクトは16尺で示されている。そし て、回路選択TFT41R、44R、画素選択TFT7 1 Rが直列に接続され、その一部は隣接画素である画素 電極17Gにまで延在している。同様に補助容量85 R、保持回路110Rも画素電極17Gに延在してい る。そして、画素電極17Gは、コンタクト16Gを介 して対応する回路に接続されており、回路選択TFT4 1G、画素選択TFT71G、補助容量85G、保持回 路110Gは、隣接画素である画素電極17Rに重畳し て配置されている。

【0065】をして、画素電極17R、17Gに対応する回路はゲート信号線51を共有し、ゲート信号線上の一点を中心として互いに点対称に配置されている。以下、同様に、画素電極17Bに対応する回路は、更にその隣の図示しない画素電極に延在する。この画素を画素電極17R、とすると、画素電極17R、に対応する回路は、逆に画素電極17Bに重畳する。

【0066】このように配置することのメリットについて以下に説明する。例えばRGB3色を一つの絵素とし 40 て、この絵素をほぼ正方形に使用とすると、RGB個々の画素は3:1で縦長の長方形となる。一般的にストライプ配列のRGB個々の画素は一方向に長い矩形となる。そのような細長い矩形の画素電極17の下に、レイアウトをあわせて保持回路110等を配置しようとすると、回路の設計が困難になる。それに対して本発明であれば、画素電極17のレイアウトと回路のレイアウトが異なるので、よけいな配線の迂回などが不要となってスペース効率が上がり、保持回路が必要とする面積をより小さくすることができる。保持回路付きLCDの場合、50

1 画素の最小面積は、主に保持回路の占める面積が支配的であるので、保持回路を縮小することは、LCDの高精細化に直結すると言える。

【0067】次に、回路をゲート信号線を挟んで対称に配置することのメリットについて以下に説明する。隣接画素同士で領域をシェアしあう場合、画素毎に回路内のレイアウトを調整する必要が生じるが、隣接画素同士で点対称に配置すれば、一つの画素の回路を設計し、その回路をミラーリングして設計することができ、回路設計の効率がよい。ただし、図中で画素上下端に示した4本の電源線への結線は調整する必要がある。また、回路レイアウトを点対称にせず、平行に移動したとすると、隣接画素同士のゲート信号線は、互いに離れて配置する必要が生じ、ゲート信号線を各行2本配置する必要が生じる。これに対し、本実施形態では、回路を対称に配置しているので、ゲート信号線は各行1本でよく、増やす必要がない。

【0068】そして、本実施形態においても第1の実施形態と同様、保持回路110は画素の上端及び下端に配置され、列方向に隣接する画素同士の保持回路110は電源線(VDD、VSS、信号A、信号B)を挟んで近接配置され、それら4本の電源線を共有している。従って、第1の実施形態と同様、各行毎に電源線を配置するのに比較して電源線を半数に削減することができる。

【0069】上記第1、第2の実施形態では、4本の電源線を隣接画素で共有したが、全ての電源線を必ず共有させる必要はない。4本の電源線をすぐ近くに隣接して配置すると、保持回路110に接続するために各電源線から列方向に分岐させた配線は、全で他の3本の電源線と交差することになるため、寄生容量が生じる。また、電源線の1本を例えば本実施形態のレイアウトの保持回路110と補助容量85の間等に配置した方が、総合的にレイアウトの効率がよい場合も想定される。そのような場合は、4本の電源線のうち、任意の電源線を共有すればよい。

【0070】上記第1、第2の実施形態において、電源線を共有した結果、回路配置は、完全な線対称、点対称ではなくなっているため、各電源線と、画素電極17とで形成する寄生容量が画素同士で異なる場合がある。そうすると、画素同士で信号遅延が異なり、表示品質が低下する恐れがある。そこで、この寄生容量を揃えるために、共有する電源線が2n本(nは自然数)であれば、それぞれの画素にn本ずつ重ねて配置し、共有する電源線が2n+1本であれば、それぞれの画素にn本ずつ重ねて配置し、1本の電源線を画素間に配置すればよい。【0071】上記第1、第2の実施形態において、4本の電源線(YDD、YSS、信号A、信号B)は行方向に延び、列方向に隣接する画素同士で共用するように説明したが、図1の回路図で示したように、列方向に伸ばして配置してもよい。この場合は、各画素の回路配置を列間

16

を軸とした線対称として、電源線を共有し、第1、第2 の実施形態と同様の効果を奏することができる。しか し、特に第2の実施形態のようにストライプ配列であっ た場合、列方向に配線を伸ばすレイアウト的な余裕が少 ない。従って、電源線は行方向に伸びるようにレイアウ トした方がよい。

【0072】上記実施形態では、反射型LCDを用いて説明したが、もちろん透過型LCDに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型LCDでは、金属配線が配置されてい 10るところは遮光されるので、開口率の低下が避けられない。また、透過型LCDで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型LCDでは開口率を高くすることが困難である

【図1】本発明のにどのような回路が配置されても開口率に影響を与えることはない。更に、透過型の液晶表示装置のように、観 20 す概念図である。察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要されため、パックライトを点灯させるための電力を必要をしない。保持回路付きLCDのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型LCDです概念図である。

【0074】また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機EL表示装置や、LED表示装置など、様々な表示装置に適用することができる。

[0075]

【発明の効果】以上に説明したように、本発明のアクティブマトリクス型表示装置は、画素電極に対応した保持 回路を有するアクティブマトリクス型表示装置におい て、保持回路に接続される電源線は、例えば行方向に延 在し、行方向に並ぶ画素電極に対応する保持回路で共用 されるとともに、列方向に隣接する画素電極に対応する 保持回路で共用されているので、各行毎に電源線を配置 するのに比較して電源線の本数を半数に削減でき、画素 サイズを縮小することができるので、より高精細な保持 回路付きのアクティブマトリクス表示装置とすることが できる。

【0076】特に、共有される電源線は全ての保持回路 に対して同じ電圧を供給するので、行方向及び列方向に わたって共有することができる。

【0077】特に、共有される電源線は、行列他方向に 隣接する画素の間付近に配置され、行列他方向に隣接す る画素における保持回路の配置は、行列他方向に隣接す る画素の間を軸もしくは中心にして共有される電源線を 挟んで対称に配置されるので、共有された電源線から保 持回路に接続する配線を短くできるなど、レイアウトの 効率を向上できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す回路図である。

【図2】本発明の第1の実施形態の平面レイアウトを示す概念図である。

【図3】本発明の第1の実施形態の平面レイアウトを示す概念図である。

【図4】本発明の実施形態の断面図である。

【図5】本発明の第2の実施形態の平面レイアウトを示 す概念図である。

【図6】液晶表示装置の1画素を示す回路図である。

【図7】従来の保持回路付き表示装置を示す回路図であ z

【図8】従来の保持回路付き液晶表示装置の1画素を示30 す回路図である。

【符号の説明】

17 画素電極


40、43 回路選択回路

70 画素選択回路


85 補助容量

110 保持回路


[図1]




【図2】




[図3]




【図4】




【図5】




【図6】



【図7】



[図8]



フロントページの続き

H01L 29/786

(51) Int. Cl. 7

識別記号

FI H01L 29/78 テーマコード(参考)

6 1 4

Fターム(参考) 2H092 JA24 JA34 JA37 JA41 JB22

JB31 NA07 PA06

2H093 NA51 NC01 NC09 NC11 NC16

NC22 NC28 ND01 ND06 ND42

ND54

5C094 AA05 AA45 BA03 CA19 DA14

DB03 DB04 EA04 EA07

5F110 AA04 AA09 AA30 BB02 BB04

BB05 BB07 CC02 DD02 GG02

GG13 HL03 HM19 NN73